DRAMSys4.0 ist ein schnelles und flexibles Open-Source Simulations-Framework für Dynamic Random Access Memory (DRAM), das auf dem SystemC TLM-2.0 Standard basiert. Das Framework wurde an der Technischen Universität Kaiserslautern (Lehrstuhl Entwurf Mikroelektronischer Systeme) und am Fraunhofer IESE entwickelt. Ziel ist es, die Herausforderungen heutiger Speichersysteme in Bezug auf Anwendungen, Leistungsaufnahme, Temperaturverteilung, Retention-Fehler und verschiedene DRAM-Architekturen zu bewältigen.
DRAMSys besteht aus Modellen, welche die DRAM-Funktionalität, -Leistung und -Temperatur widerspiegeln. Mit diesen Modellen können Systementwickler die begrenzenden Parameter und Probleme im Hinblick auf die aktuellen DRAM-Standards in ihrem Systemkontext analysieren.
Das Framework bietet ein benutzerfreundliches Trace-Analyzer-Tool für tiefgreifende Analysen und Erkenntnisgewinne. Mit diesen Erkenntnissen ist der Entwickler in der Lage, das DRAM-Subsystem in Bezug auf die Controller-Architektur, das Leistungs- und Temperatur-Management sowie die Bausteinauswahl und die Kanalkonfiguration für eine bestimmte Anwendung zu optimieren.
